Directorio
MANUEL VALENCIA BARRERO
Categoría
Catedrático de Universidad
Departamento
Área
Tecnología Electrónica
Docencia
Asignaturas que imparte
Investigación
Grupo de investigación
DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES Y MIXTOS (DISEÑO DE CIRCUITOS INTEGRADOS)
Proyectos y contratos de investigación
MODELADO, ESTIMACION Y TECNICAS DE ANALISIS DE ALTA PRECISION A NIVEL LOGICO DEL CONSUMO DE POTENCIA E INTENSIDAD EN CIRCUITOS Y SISTEMAS DIGITALES CM (TEC2004-00840 - Investigador/a)
DISEÑO PARA OPTIMIZACION COMBINADA DE RUIDO Y CONSUMO DE POTENCIA DE CIRCUITOS INTEGRADOS CMOS VLSI DIGITALES Y DE SEÑAL MIXTA (TEC2004-01509 - Investigador/a)
OPEN-RTU (FIT -330101-2004-5 - Responsable)
FORMACIÓN DE POSTGRADO EN TÉCNICAS AVANZADAS DE DISEÑO DE SISTEMAS DIGITALES (BI21/04 - Responsable)
SISTEMAS EMPOTRADOS ABIERTOS DE UNIDADES TERMINALES PARA SISTEMAS DE CONTROL INDUSTRIAL (EXC/2005/TIC-1023 - Investigador/a)
DISEÑO DE SISTEMAS DIGITALES MICRO-NANOELECTRÓNICOS DE ALTAS PRESTACIONES (EXC/2005/TIC-635 - Investigador/a)
PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2006-60 - Responsable)
PTC, PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2007-131 - Responsable)
HIPER: TÉCNICAS DE ALTAS PRESTACIONES PARA LA VERIFICACIÓN Y DISEÑO DE CIRCUITOS DIGITALES CMOS VLSI (TEC2007-61802 - Investigador/a)
SEPIC, SISTEMAS EMPOTRADOS PARA INFRAESTRUCTURAS CRÍTICAS (TSI-020100-2008-258 - Investigador/a)
DESARROLLO DE UNA RED DISTRIBUIDA DE SENSORES ACÚSTICOS PARA SEGUIMIENTO DE ESPECIES EN PELIGRO DE EXTINCIÓN (200450E647 - Investigador/a)
APLICACIONES DEL SISTEMA DE CRÉDITOS EUROPEO A LA ACTIVIDAD DE LAS TUTORÍAS. (USEN071 - Investigador/a)
MOBY-DIC MODEL-BASED SYNTHESIS OF DIGITAL ELECTRONIC CIRCUITS FOR EMBEDDED CONTROL (FP7-ICT-2009-4 - Investigador/a)
FORTALECIMIENTO INSTITUC. DE LAS ACTI. DE POSTGRADO E INVEST. EN SISTEMAS ELECTRÓNICOS INTEGRADOS EN EL INSTITUTO SUPERIOR POLITÉCNICO JOSE A. ECHEVAR (D/024124/09 - Investigador/a)
CIRCUITOS INTEGRADOS PARA TRANSMISIÓN DE INFORMACIÓN ESPECIALMENTE SEGURA (TEC2010-16870 - Investigador/a)
FORTIN: Fortalecimiento institucional de las actividades de postgrado e investigación en sistemas electrónicos integrados en el Instituto Superior Pol (D030769/10 - Investigador/a)
SINCRONIZADOR EN FRECUENCIA PARA SISTEMAS OFDM DE BANDA ANCHA EN APLICACIONES NETWORKING SOBRE REDES RESIDENCIALES EN ENERGÍA ELÉCTRICA (SINCROFDM) (SAINCO1-2003 - Responsable)
RED GENERAL DE POSICIONAMIENTO (1C/010 - Investigador/a)
SCARoT: Side-Channel Attacks on Root of Trust (US-1380823 - Investigador/a)
Design, Implementation and Validation of Attack-Resistant Hardware Roots-of-Trust for secure Embedded Systems (ARES)Diseño, Implementación y Validació (PID2020-116664RB-I00 - Investigador/a)
Formación avanzada en técnicas de diseño de sistemas digitales como base para el fomento de la innovación y el desarrollo tecnológico en la sociedad c (COOPB20420 - Investigador/a)
Transferencia a la Universidad Tecnológica de La Habana de tecnologías avanzadas de diseño de sistemas empotrados sobre hardware reconfigurable (Resolución US - Investigador Principal Consolidado)
Modelado de la operación dinámica de los componentes lógicos CMOS en tecnologías submicrónicas para análisis de altas prestaciones (TIC-2000-1350 - Responsable)
FORTIN: Fortalecimiento institucional de las actividades de postgrado e investigación en sistemas electrónicos integrados en el Instituto Superior Pol (A1/039607/11 - Investigador/a)
Cooperación para el fortalecimiento institucional de la Universidad Tecnológica de La Habana en tecnologías avanzadas de desarrollo de sistemas empo (Resolución US - Investigador/a)
Integración y Validación en Laboratorio de Contramedidas Frente a Ataques Laterales en Criptocircuitos Microelectrónicos (TEC2016-80549-R - Investigador/a)
CESAR: CIRCUITOS MICROELECTRONICOS SEGUROS FRENTE A ATAQUES LATERALES (TEC2013-45523-R - Investigador/a)
Diseminación de conocimiento y prospectiva de transferencia tecnológica TIC en el área de la seguridad y la cripto-biometría (Participante)
AD2000: ADVANCED CMOS ANALOGUE-DIGITAL-ANALOGUE CONVERTERS (ESPRIT 5056 - Investigador/a)
ADCIS: Analog-Digital CMOS ICs (ESPRIT 2193 - Investigador/a)
MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (OG-035/03 - Investigador/a)
MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (ESPRIT 25213-TARDIS) (OG-063/00 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO - RGP (P022-06/E16 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO (RGP) (P022-06/E16 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO (1C/010 - Investigador/a)
Formación avanzada en técnicas de diseño de sistemas digitales como base para el fomento de la innovación y el desarrollo tecnológico en la sociedad c (COOPB20420 - Investigador/a)
Transferencia a la Universidad Tecnológica de La Habana de tecnologías avanzadas de diseño de sistemas empotrados sobre hardware reconfigurable (Resolución US - Investigador Principal Consolidado)
Modelado de la operación dinámica de los componentes lógicos CMOS en tecnologías submicrónicas para análisis de altas prestaciones (TIC-2000-1350 - Responsable)
FORTIN: Fortalecimiento institucional de las actividades de postgrado e investigación en sistemas electrónicos integrados en el Instituto Superior Pol (A1/039607/11 - Investigador/a)
Cooperación para el fortalecimiento institucional de la Universidad Tecnológica de La Habana en tecnologías avanzadas de desarrollo de sistemas empo (Resolución US - Investigador/a)
Integración y Validación en Laboratorio de Contramedidas Frente a Ataques Laterales en Criptocircuitos Microelectrónicos (TEC2016-80549-R - Investigador/a)
CESAR: CIRCUITOS MICROELECTRONICOS SEGUROS FRENTE A ATAQUES LATERALES (TEC2013-45523-R - Investigador/a)
Diseminación de conocimiento y prospectiva de transferencia tecnológica TIC en el área de la seguridad y la cripto-biometría (Participante)
AD2000: ADVANCED CMOS ANALOGUE-DIGITAL-ANALOGUE CONVERTERS (ESPRIT 5056 - Investigador/a)
ADCIS: Analog-Digital CMOS ICs (ESPRIT 2193 - Investigador/a)
Libros publicados
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Valencia-Barrero, Manuel:
Logic-timing Simulation and the Degradation Delay Model. IMPERIAL COLLEGE LONDON. 2006. 1 86094 589 9
Logic-timing Simulation and the Degradation Delay Model. IMPERIAL COLLEGE LONDON. 2006. 1 86094 589 9
Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Valencia-Barrero, Manuel:
TEMPORIZACIÓN EN CIRCUITOS INTEGRADOS DIGITALES CMOS. MARCOMBO. BOIXAREU EDITORES. 2000. 84-267-1246-0
TEMPORIZACIÓN EN CIRCUITOS INTEGRADOS DIGITALES CMOS. MARCOMBO. BOIXAREU EDITORES. 2000. 84-267-1246-0
Gómez-González, Isabel María;Escudero-Fombuena, José Ignacio;Valencia-Barrero, Manuel;Baena-Oliva, Maria Carmen:
CIRCUITOS Y SISTEMAS DIGITALES I. PARTE 4: SISTEMAS DIGITALES. SERVICIO DE PUBLICACIONES DEL DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA DE LA UNIVERSIDAD DE SEVILLA. 1997.
CIRCUITOS Y SISTEMAS DIGITALES I. PARTE 4: SISTEMAS DIGITALES. SERVICIO DE PUBLICACIONES DEL DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA DE LA UNIVERSIDAD DE SEVILLA. 1997.
Baena-Oliva, Maria Carmen;Bellido-Diaz, Manuel Jesus;Molina-Cantero, Alberto Jesus;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES. Mc Graw Hill. 1997. 84-481-0966-X
PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES. Mc Graw Hill. 1997. 84-481-0966-X
Capítulos en Libros
Mora-Gutierrez, Jose Miguel;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Low Power Implementation of Trivium Stream Cipher. Pág. 113-120. Springer, Berlin, Heidelberg. Springer, Berlin, Heidelberg. 2013.
Low Power Implementation of Trivium Stream Cipher. Pág. 113-120. Springer, Berlin, Heidelberg. Springer, Berlin, Heidelberg. 2013.
Miró-Amarante, María Gloria;Viejo-Cortés, Julián;Valencia-Barrero, Manuel:
Experiencia del equipo docente de iniciación en el departamento de Tecnología Electrónica. Pág. 395-404. PUBLIDISA. PUBLIDISA. 2011.
Experiencia del equipo docente de iniciación en el departamento de Tecnología Electrónica. Pág. 395-404. PUBLIDISA. PUBLIDISA. 2011.
Benjumea-Mondéjar, Jaime;Estrada-Pérez, Adrián;Ostua-Aranguena, Enrique;Rivera-Romero, Octavio;Ropero, Jorge;Sivianes-Castillo, Francisco;Valencia-Barrero, Manuel:
EVALUACIÓN MULTIAGENTE EN LA FORMACIÓN DE PROFESORES NOVELES. Pág. 263-276. En: 1. PUBLIDISA. PUBLIDISA. 2011.
EVALUACIÓN MULTIAGENTE EN LA FORMACIÓN DE PROFESORES NOVELES. Pág. 263-276. En: 1. PUBLIDISA. PUBLIDISA. 2011.
Barriga-Barros, Angel;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
LOGIC SYNTHESIS. Pág. 1753-1762. En: 5. JOHN WILEY & SONS. JOHN WILEY & SONS. 2009.
LOGIC SYNTHESIS. Pág. 1753-1762. En: 5. JOHN WILEY & SONS. JOHN WILEY & SONS. 2009.
Baena-Oliva, Maria Carmen;Bellido-Diaz, Manuel Jesus;Ropero, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Sánchez-Antón, Gemma;Valencia-Barrero, Manuel;Gómez-González, Isabel María;Sivianes-Castillo, Francisco;Estrada-Pérez, Adrián;Juan-Chico, Jorge;Martín-Guillén, Sergio;Molina-Cantero, Alberto Jesus;Ostua-Aranguena, Enrique;Parra-Fernández, María Del Pilar;Rivera-Romero, Octavio;Romero-Ternero, María Del Carmen:
APLICACIÓN DE TÉCNICAS DE EVALUACIÓN CONTINUA EN GRUPOS NUMEROSOS DE ALUMNOS. Pág. 351-365. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2009.
APLICACIÓN DE TÉCNICAS DE EVALUACIÓN CONTINUA EN GRUPOS NUMEROSOS DE ALUMNOS. Pág. 351-365. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2009.
Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Fundamentals of Timing Simulation. Pág. 1-21. IMPERIAL COLLEGE LONDON. IMPERIAL COLLEGE LONDON. 2006.
Fundamentals of Timing Simulation. Pág. 1-21. IMPERIAL COLLEGE LONDON. IMPERIAL COLLEGE LONDON. 2006.
Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
Accurate Measurement of the Switching Activity. Pág. 227-250. IMPERIAL COLLEGE LONDON. IMPERIAL COLLEGE LONDON. 2006.
Accurate Measurement of the Switching Activity. Pág. 227-250. IMPERIAL COLLEGE LONDON. IMPERIAL COLLEGE LONDON. 2006.
Barbancho-Concejero, Julio;Guerrero-Martos, David;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
FORMACIÓN DE PROFESORES NOVELES EN TECNOLOGÍA ELECTRÓNICA: UNA PRIMERA APROXIMACIÓN. Pág. 75-84. En: 1. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2005.
FORMACIÓN DE PROFESORES NOVELES EN TECNOLOGÍA ELECTRÓNICA: UNA PRIMERA APROXIMACIÓN. Pág. 75-84. En: 1. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2005.
Dominguez-Castro, Rafael;Espejo-Meana, Servando;Rodriguez-Vazquez, Angel;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
SUMMING CIRCUITS. Pág. 633-645. En: 20. JOHN WILEY & SONS. JOHN WILEY & SONS. 1999.
SUMMING CIRCUITS. Pág. 633-645. En: 20. JOHN WILEY & SONS. JOHN WILEY & SONS. 1999.
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Huertas-Diaz, Jose Luis:
ANALYSIS OF METASTABLE OPERATION IN A CMOS DYNAMIC D-LATCH. Pág. 143-157. KLUWER ACADEMIC PUBLISHERS. KLUWER ACADEMIC PUBLISHERS. 1997.
ANALYSIS OF METASTABLE OPERATION IN A CMOS DYNAMIC D-LATCH. Pág. 143-157. KLUWER ACADEMIC PUBLISHERS. KLUWER ACADEMIC PUBLISHERS. 1997.
Asistencia a congresos
Jimenez-Fernandez, Carlos Jesus;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Gallardo, Alejandro;Potestad, Francisco Eugenio;Valencia-Barrero, Manuel:
Learning VHDL through teamwork FPGA game design. Ponencia en Congreso. 2020 XIV Technologies Applied to Electronics Teaching Conference (TAEE). - Oporto, Portugal. 2020
Learning VHDL through teamwork FPGA game design. Ponencia en Congreso. 2020 XIV Technologies Applied to Electronics Teaching Conference (TAEE). - Oporto, Portugal. 2020
Potestad, Francisco Eugenio;Tena-Sánchez, Erica;Chaves, Ricardo;Valencia-Barrero, Manuel;Acosta-Jimenez, Antonio Jose;Jimenez-Fernandez, Carlos Jesus:
Hamming-code based fault detection desing methodology for block ciphers. Ponencia en Congreso. IEEE International Symposium on Circuits and Systems (ISCAS). , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , Facultad de Ciencias Económicas y Empresariales. Universidad de Sevilla. 2020
Hamming-code based fault detection desing methodology for block ciphers. Ponencia en Congreso. IEEE International Symposium on Circuits and Systems (ISCAS). , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , Facultad de Ciencias Económicas y Empresariales. Universidad de Sevilla. 2020
Potestad, Francisco Eugenio;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITSAND INTEGRATED SYSTEMS (DCIS 2018). Lyon, France. 2018
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITSAND INTEGRATED SYSTEMS (DCIS 2018). Lyon, France. 2018
Potestad, Francisco Eugenio;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS 2018). Lyon, France. 2018
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS 2018). Lyon, France. 2018
Jimenez-Fernandez, Carlos Jesus;Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel;Potestad, Francisco Eugenio:
FPGA design example for maximum operating frequency measurements. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018
FPGA design example for maximum operating frequency measurements. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018
Jimenez-Fernandez, Carlos Jesus;Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel;Potestad, Francisco Eugenio:
Distance measurement as a practical example of FPGA design. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018
Distance measurement as a practical example of FPGA design. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018
Potestad, Francisco Eugenio;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Experimental and timing analysis comparison of FPGA Trivium implementations and their vulnerability to clock fault injection. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems (2016). Granada España. 2016
Experimental and timing analysis comparison of FPGA Trivium implementations and their vulnerability to clock fault injection. Comunicación en congreso. Conference on Design of Circuits and Integrated Systems (2016). Granada España. 2016
Potestad, Francisco Eugenio;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Fault Injection on FPGA implementations of Trivium Stream Cipher using Clock Attacks. Poster en Congreso. TRUDEVICE - 6th Conference on Trustworthy Manufacturing and Utilization of Secure Devices. . BARCELONA. 2016
Fault Injection on FPGA implementations of Trivium Stream Cipher using Clock Attacks. Poster en Congreso. TRUDEVICE - 6th Conference on Trustworthy Manufacturing and Utilization of Secure Devices. . BARCELONA. 2016
Jimenez-Fernandez, Carlos Jesus;Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
Creating helping posters for electronic labs. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. ESCUELA SUPERIOR DE INGENIERÍA INFORMÁTICA DE LA UNIVERSIDAD DE SEVILLA. 2016
Creating helping posters for electronic labs. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. ESCUELA SUPERIOR DE INGENIERÍA INFORMÁTICA DE LA UNIVERSIDAD DE SEVILLA. 2016
Jimenez-Fernandez, Carlos Jesus;López-hinojo, Antonio Alberto;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
Educational applications of a pico-processor design. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. ESCUELA SUPERIOR DE INGENIERÍA INFORMÁTICA DE LA UNIVERSIDAD DE SEVILLA. 2016
Educational applications of a pico-processor design. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. ESCUELA SUPERIOR DE INGENIERÍA INFORMÁTICA DE LA UNIVERSIDAD DE SEVILLA. 2016
Jimenez-Fernandez, Carlos Jesus;Potestad, Francisco Eugenio;Valencia-Barrero, Manuel:
Fault Attack on FPGA implementations of Trivium Stream Cipher. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Montreal, Canada. 2016
Fault Attack on FPGA implementations of Trivium Stream Cipher. Comunicación en congreso. IEEE International Symposium on Circuits and Systems. Montreal, Canada. 2016
Jimenez-Fernandez, Carlos Jesus;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel;Fernández, Juan M.;Moreno, Alejandro:
Sistema de transmisión de mensajes con cifrado lightweight como proyecto en asignatura de Máster. Comunicación en congreso. Congreso Tecnologías Aplicadas A La Enseñanza De La Electrónica (Taee 2014). BILBAO, ESPAÑA. 2014
Sistema de transmisión de mensajes con cifrado lightweight como proyecto en asignatura de Máster. Comunicación en congreso. Congreso Tecnologías Aplicadas A La Enseñanza De La Electrónica (Taee 2014). BILBAO, ESPAÑA. 2014
Jimenez-Fernandez, Carlos Jesus;Fernandez, Juan;Moreno, Alejandro;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
A message transmission system with lightweight encryption as a project in a Master subject. Comunicación en congreso. Congreso Tecnologías Aplicadas A La Enseñanza De La Electrónica (Taee 2014). BILBAO, ESPAÑA. 2014
A message transmission system with lightweight encryption as a project in a Master subject. Comunicación en congreso. Congreso Tecnologías Aplicadas A La Enseñanza De La Electrónica (Taee 2014). BILBAO, ESPAÑA. 2014
Jimenez-Fernandez, Carlos Jesus;Mora-Gutierrez, Jose Miguel;Jiménez-fernández, Carlos J.;Valencia-Barrero, Manuel:
Low power implementation of Trivium stream cipher. Comunicación en congreso. International Workshop on Power And Timing Modeling, Optimization and Simulation. Newcastle upon Tyne, United Kingdom. 2012
Low power implementation of Trivium stream cipher. Comunicación en congreso. International Workshop on Power And Timing Modeling, Optimization and Simulation. Newcastle upon Tyne, United Kingdom. 2012
Sassaw-Teshome, Gashaw;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Diseño e Implementación de Multiplicadores de Montgomery en FPGAs. Comunicación en congreso. Taller sobre Hardware Reconfigurable. La Habana, Cuba. 2012
Diseño e Implementación de Multiplicadores de Montgomery en FPGAs. Comunicación en congreso. Taller sobre Hardware Reconfigurable. La Habana, Cuba. 2012
Sassaw-Teshome, Gashaw;Jimenez-fernandez, Carlos J.;Valencia-Barrero, Manuel:
High radix implementation of Montgomery multipliers with CSA. Ponencia en Congreso. INTERNATIONAL CONFERENCE ON MICROELECTRONICS (ICM 2010). El Cairo, Egipto. 2010
High radix implementation of Montgomery multipliers with CSA. Ponencia en Congreso. INTERNATIONAL CONFERENCE ON MICROELECTRONICS (ICM 2010). El Cairo, Egipto. 2010
Romero-Ternero, María Del Carmen;Baena-Oliva, Maria Carmen;Gómez-González, Isabel María;Parra-Fernández, María Del Pilar;Sivianes-Castillo, Francisco;Valencia-Barrero, Manuel:
Innovative Learning and Teaching Methodology in Electronic Technology Area. A Case of Study in Computer Science University Degrees. Comunicación en congreso. (IEEE Engineering Education 2010). MADRID - ÁVILA. 2010
Innovative Learning and Teaching Methodology in Electronic Technology Area. A Case of Study in Computer Science University Degrees. Comunicación en congreso. (IEEE Engineering Education 2010). MADRID - ÁVILA. 2010
Sassaw-Teshome, Gashaw;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Influencia de la caracterización en el flujo de diseño de circuitos CMOS nanométricos. Comunicación en congreso. IBERCHIP XVI WORKSHOP. FOZ DE IGUAZÚ, BRASIL. 2010
Influencia de la caracterización en el flujo de diseño de circuitos CMOS nanométricos. Comunicación en congreso. IBERCHIP XVI WORKSHOP. FOZ DE IGUAZÚ, BRASIL. 2010
Mora-Gutierrez, Jose Miguel;Sassaw-Teshome, Gashaw;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Metodologia orientada a la elección de FPGAs con prioridad en el consumo de potencia. Comunicación en congreso. IBERCHIP XVI WORKSHOP. FOZ DE IGUAZÚ, BRASIL. 2010
Metodologia orientada a la elección de FPGAs con prioridad en el consumo de potencia. Comunicación en congreso. IBERCHIP XVI WORKSHOP. FOZ DE IGUAZÚ, BRASIL. 2010
Sassaw-Teshome, Gashaw;Jimenez-fernandez, Carlos J.;Mora-Gutierrez, Jose Miguel;Valencia-Barrero, Manuel:
ESTUDIO COMPARATIVO DE LOS DIVISORES EN LA TECNOLOGÍA NANOMÉTRICA CMOS. Ponencia en Congreso. II International Symposium on Computing and Electronics: Design, Applications, Advanced Techniques and Current Challenges. La Habana, Cuba. 2009
ESTUDIO COMPARATIVO DE LOS DIVISORES EN LA TECNOLOGÍA NANOMÉTRICA CMOS. Ponencia en Congreso. II International Symposium on Computing and Electronics: Design, Applications, Advanced Techniques and Current Challenges. La Habana, Cuba. 2009
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Gómez-González, Isabel María;Valencia-Barrero, Manuel:
Presencia y abandono de alumnos en nuestras asignaturas. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (8) (8.2008.ZARAGOZA, ESPAÑA). ZARAGOZA, ESPAÑA. 2008
Presencia y abandono de alumnos en nuestras asignaturas. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (8) (8.2008.ZARAGOZA, ESPAÑA). ZARAGOZA, ESPAÑA. 2008
Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Gómez-González, Isabel María;Valencia-Barrero, Manuel:
Estudio cuantitativo de 10 años de Calificaciones. Comunicación en congreso. VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. TAEE .. . 2008
Estudio cuantitativo de 10 años de Calificaciones. Comunicación en congreso. VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. TAEE .. . 2008
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel;Acosta-Jimenez, Antonio Jose:
ASYMMETRIC CLOCK DRIVER FOR IMPROVED POWER AND NOISE PERFORMANCES. Comunicación en congreso. IEEE International Symposium on Circuits and Systems (ISCAS 2007). New Orleans, USA. 2007
ASYMMETRIC CLOCK DRIVER FOR IMPROVED POWER AND NOISE PERFORMANCES. Comunicación en congreso. IEEE International Symposium on Circuits and Systems (ISCAS 2007). New Orleans, USA. 2007
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel;Acosta-Jimenez, Antonio Jose:
A SWITCHING NOISE VISION OF THE OPTIMIZATION TECHNIQUES FOR LOW-POWER SYNTHESIS. Comunicación en congreso. EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN ECCTD () (.2007.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2007
A SWITCHING NOISE VISION OF THE OPTIMIZATION TECHNIQUES FOR LOW-POWER SYNTHESIS. Comunicación en congreso. EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN ECCTD () (.2007.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2007
Sassaw-Teshome, Gashaw;Estrada-Pérez, Adrián;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
ANÁLISIS DE ESTRUCTURAS DE SUMADORES PARA SU INCORPORACIÓN EN DOCENCIA. Comunicación en congreso. WORKSHOP IBERCHIP (13) (13.2007.LIMA, PERÚ). LIMA, PERÚ. 2007
ANÁLISIS DE ESTRUCTURAS DE SUMADORES PARA SU INCORPORACIÓN EN DOCENCIA. Comunicación en congreso. WORKSHOP IBERCHIP (13) (13.2007.LIMA, PERÚ). LIMA, PERÚ. 2007
Estrada-Pérez, Adrián;Sassaw-Teshome, Gashaw;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
PARTITIONING AND CHARACTERIZATION OF HIGH SPEED ADDER STRUCTURES IN DEEP-SUBMICRON TECHNOLOGIES. Comunicación en congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
PARTITIONING AND CHARACTERIZATION OF HIGH SPEED ADDER STRUCTURES IN DEEP-SUBMICRON TECHNOLOGIES. Comunicación en congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
Peñalosa-,D;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
HEAPAN: A HIGH-LEVEL COMPUTER ARCHITECTURE ANALYSIS TOOL. Comunicación en congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
HEAPAN: A HIGH-LEVEL COMPUTER ARCHITECTURE ANALYSIS TOOL. Comunicación en congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
Peñalosa-Mauri, Dionisio David;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
TEAPAN: UNA HERRAMIENTA PARA EL DISEÑO DE ARQUITECTURAS A ALTO NIVEL. Comunicación en congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
TEAPAN: UNA HERRAMIENTA PARA EL DISEÑO DE ARQUITECTURAS A ALTO NIVEL. Comunicación en congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
Jimenez-Fernandez, Carlos Jesus;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel;Ostua-Aranguena, Enrique:
INTRODUCCIÓN DE DISPOSITIVOS PROGRAMABLES EN PRÁCTICAS DE LABORATORIO. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
INTRODUCCIÓN DE DISPOSITIVOS PROGRAMABLES EN PRÁCTICAS DE LABORATORIO. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
Estrada-Pérez, Adrián;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
CARACTERIZACIÓN DE SUMADORES EN TECNOLOGÍAS FUERTEMENTE SUBMICRÓNICAS. Comunicación en congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
CARACTERIZACIÓN DE SUMADORES EN TECNOLOGÍAS FUERTEMENTE SUBMICRÓNICAS. Comunicación en congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
Estrada-Pérez, Adrián;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
A Methodology for the Characterization of Arithmetic Circuits on CMOS Deep-Submicron Technologies. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II Microtechnologies for the New Millennium 2005. Sevilla. 2005
A Methodology for the Characterization of Arithmetic Circuits on CMOS Deep-Submicron Technologies. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II Microtechnologies for the New Millennium 2005. Sevilla. 2005
Peñalosa-Mauri, Dionisio David;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
DESCRIPCIÓN DE ARQUITECTURAS DE PROCESADORES A ALTO NIVEL CON HEAPAN. Comunicación en congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
DESCRIPCIÓN DE ARQUITECTURAS DE PROCESADORES A ALTO NIVEL CON HEAPAN. Comunicación en congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
Peñalosa-,D;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
HERRAMIENTA DE EVALUACIÓN DE ARQUITECTURAS DE PROCESADORES A MUY ALTO NIVEL. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
HERRAMIENTA DE EVALUACIÓN DE ARQUITECTURAS DE PROCESADORES A MUY ALTO NIVEL. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
Jimenez-Fernandez, Carlos Jesus;Barbancho-Concejero, Antonio;Valencia-Barrero, Manuel:
REALIZACIÓN DE PRÁCTICAS DE ELECTRÓNICA DIGITAL CON UN ESQUEMA DE DOCUMENTACIÓN JERARQUIZADA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
REALIZACIÓN DE PRÁCTICAS DE ELECTRÓNICA DIGITAL CON UN ESQUEMA DE DOCUMENTACIÓN JERARQUIZADA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
DESIGN OF SYNCHRONOUS COUNTERS FOR LOW NOISE LOW POWER APPLICATIONS USING CLOCK GATING TECHNIQUES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
DESIGN OF SYNCHRONOUS COUNTERS FOR LOW NOISE LOW POWER APPLICATIONS USING CLOCK GATING TECHNIQUES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
Peñalosa-,D;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
ORGANIZACIÓN DE UN COMPUTADOR ESPECÍFICO PARA BASES DE DATOS (CBD). Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (5.2002.LAS PALMAS DE GRAN CANARIA). LAS PALMAS DE GRAN CANARIA. 2002
ORGANIZACIÓN DE UN COMPUTADOR ESPECÍFICO PARA BASES DE DATOS (CBD). Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (5.2002.LAS PALMAS DE GRAN CANARIA). LAS PALMAS DE GRAN CANARIA. 2002
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
SWITCHING NOISE REDUCTION IN CLOCK DISTRIBUTION IN MIXED-MODE VLSI CIRCUITS. Comunicación en congreso. PROC. SPIE (.2002.-). -. 2002
SWITCHING NOISE REDUCTION IN CLOCK DISTRIBUTION IN MIXED-MODE VLSI CIRCUITS. Comunicación en congreso. PROC. SPIE (.2002.-). -. 2002
Baena-Oliva, Maria Carmen;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
MEASUREMENT OF THE SWITCHING ACTIVITY OF CMOS DITIAL CIRCUITS AT THE GATE LEVEL. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
MEASUREMENT OF THE SWITCHING ACTIVITY OF CMOS DITIAL CIRCUITS AT THE GATE LEVEL. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
SELECTIVE CLOCK-GATING FOR LOW POWER/LOW NOISE SYNCHRONOUS COUNTERS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
SELECTIVE CLOCK-GATING FOR LOW POWER/LOW NOISE SYNCHRONOUS COUNTERS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
Peñalosa-,D;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
DISEÑO Y SIMULACIÓN DE CBD CON ALLIANCE. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (5.2002.LAS PALMAS DE GRAN CANARIA). LAS PALMAS DE GRAN CANARIA. 2002
DISEÑO Y SIMULACIÓN DE CBD CON ALLIANCE. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (5.2002.LAS PALMAS DE GRAN CANARIA). LAS PALMAS DE GRAN CANARIA. 2002
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
A COMPARISON OF SWITCHING NOISE GENERATION IN CMOS BINARY PARALLEL ADDERS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
A COMPARISON OF SWITCHING NOISE GENERATION IN CMOS BINARY PARALLEL ADDERS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
Baena-Oliva, Maria Carmen;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
SIMULATION-DRIVEN SWITCHING ACTIVITY EVALUATION OF CMOS DIGITAL CIRCUITS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
SIMULATION-DRIVEN SWITCHING ACTIVITY EVALUATION OF CMOS DIGITAL CIRCUITS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
Acosta-Jimenez, Antonio Jose;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
CHARACTERIZATION AND OPTIMIZED USE OF DIGITAL CMOS LIBRARY CELLS FOR LOW SWITCHING NOISE GENERATION. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
CHARACTERIZATION AND OPTIMIZED USE OF DIGITAL CMOS LIBRARY CELLS FOR LOW SWITCHING NOISE GENERATION. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
DDM CHARACTERIZATION METHOLOGY AND AUTOMATION. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (11.2001.YBERDON-LES-BAINS, SUIZA). YBERDON-LES-BAINS, SUIZA. 2001
DDM CHARACTERIZATION METHOLOGY AND AUTOMATION. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (11.2001.YBERDON-LES-BAINS, SUIZA). YBERDON-LES-BAINS, SUIZA. 2001
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
REDUCTION OF SWITCHING NOISE IN DIGITAL CMOS CIRCUITS FOR PIN SWAPPING OF LIBRARY CELLS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (11.2001.YBERDON-LES-BAINS, SUIZA). YBERDON-LES-BAINS, SUIZA. 2001
REDUCTION OF SWITCHING NOISE IN DIGITAL CMOS CIRCUITS FOR PIN SWAPPING OF LIBRARY CELLS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (11.2001.YBERDON-LES-BAINS, SUIZA). YBERDON-LES-BAINS, SUIZA. 2001
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
AUTODDM: AUTOMATIC CHARACTERIZATION TOOL FOR THE DELAY DEGRADATION MODEL. Comunicación en congreso. INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (8.2001.MALTA). MALTA. 2001
AUTODDM: AUTOMATIC CHARACTERIZATION TOOL FOR THE DELAY DEGRADATION MODEL. Comunicación en congreso. INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (8.2001.MALTA). MALTA. 2001
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Jimenez-Fernandez, Carlos Jesus;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
LOGIC-TIMING SIMULATION USING THE DEGRADATION DELAY MODEL. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
LOGIC-TIMING SIMULATION USING THE DEGRADATION DELAY MODEL. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
Acosta-Jimenez, Antonio Jose;Parra-Fernández, María Del Pilar;Juan-Chico, Jorge;Valencia-Barrero, Manuel;Jiménez-Naharro, Raúl:
REDUCTION OF SWITCHING NOISE IN LOW-POWER CMOS DIGITAL CIRCUITS BY GATE LEVEL OPTIMIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
REDUCTION OF SWITCHING NOISE IN LOW-POWER CMOS DIGITAL CIRCUITS BY GATE LEVEL OPTIMIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
GATE-LEVEL SIMULATION OF CMOS CIRCUITS USING THE IDDM MODEL. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (33.2001.SYDNEY). SYDNEY. 2001
GATE-LEVEL SIMULATION OF CMOS CIRCUITS USING THE IDDM MODEL. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (33.2001.SYDNEY). SYDNEY. 2001
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
HALOTIS: HIGH ACCURACY LOGIC TIMING SIMULATOR WITH INERTIAL AND DEGRADATION DELAY MODEL. Comunicación en congreso. DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE (1.2001.MUNICH). MUNICH. 2001
HALOTIS: HIGH ACCURACY LOGIC TIMING SIMULATOR WITH INERTIAL AND DEGRADATION DELAY MODEL. Comunicación en congreso. DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE (1.2001.MUNICH). MUNICH. 2001
Gómez-González, Isabel María;Valencia-Barrero, Manuel:
EMU 86. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
EMU 86. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Casado-,Ivan;Valencia-Barrero, Manuel:
EMULADOR DE UN PROCESADOR SENCILLO. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
EMULADOR DE UN PROCESADOR SENCILLO. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Casado-,Ivan;Valencia-Barrero, Manuel:
DISEÑO DE UN PROCESADOR SENCILLO CON CARÁCTER DOCENTE: TEORÍA Y PRÁCTICA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
DISEÑO DE UN PROCESADOR SENCILLO CON CARÁCTER DOCENTE: TEORÍA Y PRÁCTICA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
Jiménez-Naharro, Raúl;Acosta-Jimenez, Antonio Jose;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
INFLUENCE OF TIMING SCHEMES ON SWITCHING NOISE GENERATION. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS DCIS 2000 (15.2000.MONTPELLIER, FRANCIA). MONTPELLIER, FRANCIA. 2000
INFLUENCE OF TIMING SCHEMES ON SWITCHING NOISE GENERATION. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS DCIS 2000 (15.2000.MONTPELLIER, FRANCIA). MONTPELLIER, FRANCIA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
GATE-LEVEL MODELING OF THE DELAY DEGRADATION EFFECT. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS DCIS 2000 (15.2000.MONTPELLIER, FRANCIA). MONTPELLIER, FRANCIA. 2000
GATE-LEVEL MODELING OF THE DELAY DEGRADATION EFFECT. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS DCIS 2000 (15.2000.MONTPELLIER, FRANCIA). MONTPELLIER, FRANCIA. 2000
Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
INERTIAL AND DEGRADATION DELAY MODEL FOR CMOS LOGIC GATES. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS. GINEBRA, SUIZA. 2000
INERTIAL AND DEGRADATION DELAY MODEL FOR CMOS LOGIC GATES. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS. GINEBRA, SUIZA. 2000
Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
DEGRADATION DELAY MODEL EXTENSION TO CMOS GATES. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
DEGRADATION DELAY MODEL EXTENSION TO CMOS GATES. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Acosta-Jimenez, Antonio Jose;Juan-Chico, Jorge;Valencia-Barrero, Manuel:
INFLUENCE OF CLOCKING STRATEGIES ON THE DESIGN OF LOW SWITCHING-NOISE DIGITAL AND MIXED-SIGNAL VLSI CIRCUITS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
INFLUENCE OF CLOCKING STRATEGIES ON THE DESIGN OF LOW SWITCHING-NOISE DIGITAL AND MIXED-SIGNAL VLSI CIRCUITS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
DEGRADATION DELAY MODEL APPLICATION TO OSCILLATORY METASTABILITY. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
DEGRADATION DELAY MODEL APPLICATION TO OSCILLATORY METASTABILITY. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
DELAY DEGRADATION EFFECT IN SUBMICRONIC CMOS INVERTERS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
DELAY DEGRADATION EFFECT IN SUBMICRONIC CMOS INVERTERS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Jiménez-Naharro, Raúl;Acosta-Jimenez, Antonio Jose;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
STUDY AND ANALYSIS OF LOW VOLTAGE/LOW POWER CMOS LOGIC FAMILIES FOR LOW SWITCHING NOISE. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
STUDY AND ANALYSIS OF LOW VOLTAGE/LOW POWER CMOS LOGIC FAMILIES FOR LOW SWITCHING NOISE. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
CMOS INVERTER INPUT-TO-OUTPUT COUPLING CAPACITANCE MODELLING FOR TIMING ANALYSIS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
CMOS INVERTER INPUT-TO-OUTPUT COUPLING CAPACITANCE MODELLING FOR TIMING ANALYSIS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
LOGIC SIMULATION OF OSCILLATORY METAESTABILITY. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 99 (14.1999.PALMA DE MALLORCA, ESPAÑA). PALMA DE MALLORCA, ESPAÑA. 1999
LOGIC SIMULATION OF OSCILLATORY METAESTABILITY. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 99 (14.1999.PALMA DE MALLORCA, ESPAÑA). PALMA DE MALLORCA, ESPAÑA. 1999
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
ACCURATE INPUT TO OUTPUT COUPLING CAPACITANCE MODELING FOR DIGITAL CMOS INVERTERS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 98 (13.1998.MADRID, ESPAÑA). . 1998
ACCURATE INPUT TO OUTPUT COUPLING CAPACITANCE MODELING FOR DIGITAL CMOS INVERTERS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 98 (13.1998.MADRID, ESPAÑA). . 1998
Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
SELF-TIMED LINEAR-FEEDBACK SHIFT REGISTERS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 98 (13.1998.MADRID, ESPAÑA). . 1998
SELF-TIMED LINEAR-FEEDBACK SHIFT REGISTERS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 98 (13.1998.MADRID, ESPAÑA). . 1998
García-, C.;Parada-Sanguino, Margarita;Valencia-Barrero, Manuel:
SISTEMA MULTIMEDIA APLICADO A LA ENSEÑANZA DE SEMICONDUCTORES. Comunicación en congreso. CONGRESO DE TECNOLOGÍA APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA, TAEE 98 (3.1998.MADRID). . 1998
SISTEMA MULTIMEDIA APLICADO A LA ENSEÑANZA DE SEMICONDUCTORES. Comunicación en congreso. CONGRESO DE TECNOLOGÍA APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA, TAEE 98 (3.1998.MADRID). . 1998
Baena-Oliva, Maria Carmen;Bellido-Diaz, Manuel Jesus;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
REALIZACION DE UN SISTEMA DIGITAL: IMPLEMENTACION SOBRE FPGA Y TESTADO DE LABORATORIO. Comunicación en congreso. CONGRESO DE TECNOLOGÍA APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA, TAEE 98 (3.1998.MADRID). . 1998
REALIZACION DE UN SISTEMA DIGITAL: IMPLEMENTACION SOBRE FPGA Y TESTADO DE LABORATORIO. Comunicación en congreso. CONGRESO DE TECNOLOGÍA APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA, TAEE 98 (3.1998.MADRID). . 1998
Acosta-Jimenez, Antonio Jose;Jiménez-Naharro, Raúl;Barriga-Barros, Angel;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
EFFICIENT SELF-TIMED CIRCUITS BASED ON WEAK NMOS-TREES. Comunicación en congreso. INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (1.1998.LISBOA, PORTUGAL). LISBOA, PORTUGAL. 1998
EFFICIENT SELF-TIMED CIRCUITS BASED ON WEAK NMOS-TREES. Comunicación en congreso. INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (1.1998.LISBOA, PORTUGAL). LISBOA, PORTUGAL. 1998
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
FULLY PHYSICAL CHARACTERIZATION OF THE DELAY DEGRADATION EFFECT IN SUBMICRONIC CMOS INVERTERS. Comunicación en congreso. DCIS 97 (.1997.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1997
FULLY PHYSICAL CHARACTERIZATION OF THE DELAY DEGRADATION EFFECT IN SUBMICRONIC CMOS INVERTERS. Comunicación en congreso. DCIS 97 (.1997.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1997
Jiménez-Naharro, Raúl;Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
PERFORMANCE COMPARISON OF CMOS DIFFERENTIAL CIRCUITS FOR LOW-POWER AND SELF-TIMED APPLICATIONS. Comunicación en congreso. DCIS 97 (.1997.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1997
PERFORMANCE COMPARISON OF CMOS DIFFERENTIAL CIRCUITS FOR LOW-POWER AND SELF-TIMED APPLICATIONS. Comunicación en congreso. DCIS 97 (.1997.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1997
Medina-Rodríguez, Ana Verónica;Escudero-Fombuena, José Ignacio;Molina-Cantero, Alberto Jesus;Valencia-Barrero, Manuel:
USANDO EL ORDENADOR PARA ENTENDER EL ORDENADOR. Ponencia en Congreso. JORNADAS ANDALUZAS DE CALIDAD DE LA ENSEÑANZA UNIVERSITARIA (1.1997.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1997
USANDO EL ORDENADOR PARA ENTENDER EL ORDENADOR. Ponencia en Congreso. JORNADAS ANDALUZAS DE CALIDAD DE LA ENSEÑANZA UNIVERSITARIA (1.1997.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1997
Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;López-,Luis Miguel;Valencia-Barrero, Manuel:
CAD PARA DISEÑO A NIVEL RT DE UNIDADES DE CONTROL. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA TAEE-96 (2.1996.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1996
CAD PARA DISEÑO A NIVEL RT DE UNIDADES DE CONTROL. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA TAEE-96 (2.1996.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1996
Acosta-Jimenez, Antonio Jose;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel;Barriga-Barros, Angel;Jiménez-Naharro, Raúl;Huertas-Diaz, Jose Luis:
NEW CMOS VLSI LINEAR SELF-TIMED ARCHITECTURES. Comunicación en congreso. ASYNCHRONOUS DESIGN METHODOLOGIES () (.1996.LONDRES, UK). LONDRES, UK. 1996
NEW CMOS VLSI LINEAR SELF-TIMED ARCHITECTURES. Comunicación en congreso. ASYNCHRONOUS DESIGN METHODOLOGIES () (.1996.LONDRES, UK). LONDRES, UK. 1996
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Marciano-,Pilar Macarena;Valencia-Barrero, Manuel:
ENSEÑANZA PRÁCTICA INTERACTIVA DE CIRCUITOS DIGITALES BÁSICOS MEDIANTE HERRAMIENTAS CAD/CAEE. Comunicación en congreso. VI JORNADAS DE TECNOLOGÍA ELECTRÓNICA () (.1995.GRAN CANARIA). GRAN CANARIA. 1995
ENSEÑANZA PRÁCTICA INTERACTIVA DE CIRCUITOS DIGITALES BÁSICOS MEDIANTE HERRAMIENTAS CAD/CAEE. Comunicación en congreso. VI JORNADAS DE TECNOLOGÍA ELECTRÓNICA () (.1995.GRAN CANARIA). GRAN CANARIA. 1995
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
ENSEÑANZA INTEGRADA: UNA APLICACIÓN A LA DOCENCIA DE CIRCUITOS SECUENCIALES. Comunicación en congreso. TAEE 94 (1.1994.MADRID). . 1994
ENSEÑANZA INTEGRADA: UNA APLICACIÓN A LA DOCENCIA DE CIRCUITOS SECUENCIALES. Comunicación en congreso. TAEE 94 (1.1994.MADRID). . 1994
Sanchez-Solano, Santiago;Valencia-Barrero, Manuel;Huertas-Diaz, Jose Luis;Jimenez-Fernandez, Carlos Jesus:
REDES E INTERCONEXIONES DE PROCESADORES CON CAPACIDAD DE TOLERANCIA A FALLOS. Comunicación en congreso. CONGRESO DE DISEÑO DE CIRCUITOS INTEGRADOS (7.1992.TOLEDO). TOLEDO. 1992
REDES E INTERCONEXIONES DE PROCESADORES CON CAPACIDAD DE TOLERANCIA A FALLOS. Comunicación en congreso. CONGRESO DE DISEÑO DE CIRCUITOS INTEGRADOS (7.1992.TOLEDO). TOLEDO. 1992
Huertas-Diaz, Jose Luis;Calvo-Aguilar, Justo;Valencia-Barrero, Manuel:
APORTACIONES AL ESTUDIO DE LA METAESTABILIDAD: EVIDENCIAS EXPERMIENTALES. Comunicación en congreso. V REUNIÓN DEL G.E.M. () (.1984.SEVILLA). . 1984
APORTACIONES AL ESTUDIO DE LA METAESTABILIDAD: EVIDENCIAS EXPERMIENTALES. Comunicación en congreso. V REUNIÓN DEL G.E.M. () (.1984.SEVILLA). . 1984
Artículos publicados
Potestad-ordóñez, Francisco Eugenio;Tena-sánchez, Erica;Mora-Gutierrez, Jose Miguel;Valencia-Barrero, Manuel;Jimenez-Fernandez, Carlos Jesus:
Experimental FIA Methodology Using Clock and Control Signal Modifications under Power Supply and Temperature Variations. Sensors. 2021. Vol: 21 (22). Núm: 7596. 10.3390/s21227596.
Experimental FIA Methodology Using Clock and Control Signal Modifications under Power Supply and Temperature Variations. Sensors. 2021. Vol: 21 (22). Núm: 7596. 10.3390/s21227596.
Potestad, Francisco Eugenio;Tena-sanchez, Erica;Mora-Gutierrez, Jose Miguel;Valencia-Barrero, Manuel;Jimenez-Fernandez, Carlos Jesus:
Trivium Stream Cipher Countermeasures Against Fault Injection Attacks and DFA. IEEE Access. 2021. Vol: 9. Pág. 168444-168454. 10.1109/ACCESS.2021.3136609.
Trivium Stream Cipher Countermeasures Against Fault Injection Attacks and DFA. IEEE Access. 2021. Vol: 9. Pág. 168444-168454. 10.1109/ACCESS.2021.3136609.
Potestad-ordóñez, Francisco Eugenio;Valencia-Barrero, Manuel;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Jimenez-Fernandez, Carlos Jesus:
Breaking Trivium Stream Cipher Implemented in ASIC Using Experimental Attacks and DFA. Sensors. 2020. Vol: 20(23). Núm: 6909. 10.3390/s20236909.
Breaking Trivium Stream Cipher Implemented in ASIC Using Experimental Attacks and DFA. Sensors. 2020. Vol: 20(23). Núm: 6909. 10.3390/s20236909.
Mora-Gutierrez, Jose Miguel;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
ASIC design and power characterization of standard and low power multi radix Trivium. IEEE Transactions on Circuits and Systems. Part 2: Express Briefs. 2020. 10.1109/TCSII.2020.2969242.
ASIC design and power characterization of standard and low power multi radix Trivium. IEEE Transactions on Circuits and Systems. Part 2: Express Briefs. 2020. 10.1109/TCSII.2020.2969242.
Jimenez-Fernandez, Carlos Jesus;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Potestad, Francisco Eugenio;Valencia-Barrero, Manuel:
An Academic Approach to FPGA Design Based on a Distance Meter Circuit. IEEE Journal of Latin-American Learning Technologies. 2020. Vol: 15. Núm: 3. Pág. 123-128. 10.1109/RITA.2020.3008343.
An Academic Approach to FPGA Design Based on a Distance Meter Circuit. IEEE Journal of Latin-American Learning Technologies. 2020. Vol: 15. Núm: 3. Pág. 123-128. 10.1109/RITA.2020.3008343.
Mora-Gutierrez, Jose Miguel;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Trivium hardware implementations for power reduction. International Journal of Circuit Theory and Applications. 2017. Vol: 45. Núm: 2. Pág. 188-198. 10.1002/cta.2281.
Trivium hardware implementations for power reduction. International Journal of Circuit Theory and Applications. 2017. Vol: 45. Núm: 2. Pág. 188-198. 10.1002/cta.2281.
Potestad, Francisco Eugenio;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Vulnerability Analysis of Trivium FPGA Implementations. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol: 25. Núm: 12. Pág. 3380-3389. 10.1109/TVLSI.2017.2751151.
Vulnerability Analysis of Trivium FPGA Implementations. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol: 25. Núm: 12. Pág. 3380-3389. 10.1109/TVLSI.2017.2751151.
Mora-Gutierrez, Jose Miguel;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
Multiradix Trivium Implementations for Low-Power IoT Hardware. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol: 25. Núm: 12. Pág. 3401-3405. 10.1109/TVLSI.2017.2736063.
Multiradix Trivium Implementations for Low-Power IoT Hardware. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol: 25. Núm: 12. Pág. 3401-3405. 10.1109/TVLSI.2017.2736063.
Parra-Fernández, María Del Pilar;Castro-Ramirez, Javier;Valencia-Barrero, Manuel;Acosta-Jimenez, Antonio Jose:
Application of clock gating techniques at a flip-flop level to switching noise reduction in VLSI circuits. Proceedings of SPIE: The International Society for Optical Engineering. 2005. Vol: 5837. Pág. 1003-1014. 10.1117/12.608276.
Application of clock gating techniques at a flip-flop level to switching noise reduction in VLSI circuits. Proceedings of SPIE: The International Society for Optical Engineering. 2005. Vol: 5837. Pág. 1003-1014. 10.1117/12.608276.
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Jiménez-Naharro, Raúl;Valencia-Barrero, Manuel:
SELECTIVE CLOCK-GATING FOR LOW-POWER SYNCHRONOUS COUNTERS. Journal of low power electronics. 2005. Vol: 1. Núm: 1. Pág. 11-19.
SELECTIVE CLOCK-GATING FOR LOW-POWER SYNCHRONOUS COUNTERS. Journal of low power electronics. 2005. Vol: 1. Núm: 1. Pág. 11-19.
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
SWITCHING NOISE REDUCTION IN CLOCK DISTRIBUTION IN MIXED-MODE VLSI CIRCUITS. Progress in Biomedical Optics and Imaging. 2003. Vol: 5117. Pág. 564-573.
SWITCHING NOISE REDUCTION IN CLOCK DISTRIBUTION IN MIXED-MODE VLSI CIRCUITS. Progress in Biomedical Optics and Imaging. 2003. Vol: 5117. Pág. 564-573.
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
SELECTIVE CLOCK-GATING FOR LOW POWER/LOW NOISE SYNCHRONOUS COUNTERS. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 448-457.
SELECTIVE CLOCK-GATING FOR LOW POWER/LOW NOISE SYNCHRONOUS COUNTERS. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 448-457.
Baena-Oliva, Maria Carmen;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
MEASUREMENT OF THE SWITCHING ACTIVITY OF CMOS DIGITAL CIRCUITS AT THE GATE LEVEL. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 353-362. 10.1007/3-540-45716-X_35.
MEASUREMENT OF THE SWITCHING ACTIVITY OF CMOS DIGITAL CIRCUITS AT THE GATE LEVEL. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 353-362. 10.1007/3-540-45716-X_35.
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Baena-Oliva, Maria Carmen;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
SWITCHING ACTIVITY EVALUATION OF CMOS DIGITAL CIRCUITS USING LOGIC TIMING SIMULATION. Electronics Letters. 2001. Vol: 37. Núm: 9. Pág. 555-557.
SWITCHING ACTIVITY EVALUATION OF CMOS DIGITAL CIRCUITS USING LOGIC TIMING SIMULATION. Electronics Letters. 2001. Vol: 37. Núm: 9. Pág. 555-557.
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Huertas-Diaz, Jose Luis:
LOGICAL MODELLING OF DELAY DEGRADATION EFFECT IN STATIC CMOS GATES. IEE Proceedings. Circuits, Devices and Systems. 2000. Vol: 147. Núm: 2. Pág. 107-117.
LOGICAL MODELLING OF DELAY DEGRADATION EFFECT IN STATIC CMOS GATES. IEE Proceedings. Circuits, Devices and Systems. 2000. Vol: 147. Núm: 2. Pág. 107-117.
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Ruiz De Clavijo-Vazquez, Paulino;Valencia-Barrero, Manuel:
DEGRADATION DELAY MODEL EXTENSION TO CMOS GATES. Lecture Notes in Computer Science. 2000. Vol: 1918. Pág. 149-158.
DEGRADATION DELAY MODEL EXTENSION TO CMOS GATES. Lecture Notes in Computer Science. 2000. Vol: 1918. Pág. 149-158.
Acosta-Jimenez, Antonio Jose;Jiménez-Naharro, Raúl;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
INFLUENCE OF CLOCKING STRATEGIES ON THE DESIGN OF LOW SWITCHING-NOISE DIGITAL AND MIXED-SIGNAL VLSI CIRCUITS. Lecture Notes in Computer Science. 2000. Vol: 1918. Pág. 316-326.
INFLUENCE OF CLOCKING STRATEGIES ON THE DESIGN OF LOW SWITCHING-NOISE DIGITAL AND MIXED-SIGNAL VLSI CIRCUITS. Lecture Notes in Computer Science. 2000. Vol: 1918. Pág. 316-326.
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
INERTIAL EFFECT HANDLING METHOD FOR CMOS DIGITAL IC SIMULATION. Electronics Letters. 1999. Vol: 35. Núm: 23. Pág. 2028-2030.
INERTIAL EFFECT HANDLING METHOD FOR CMOS DIGITAL IC SIMULATION. Electronics Letters. 1999. Vol: 35. Núm: 23. Pág. 2028-2030.
Acosta-Jimenez, Antonio Jose;Jiménez-Naharro, Raúl;Barriga-Barros, Angel;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel;Huertas-Diaz, Jose Luis:
DESIGN AND CHARACTERISATION OF A CMOS VLSI SELF-TIMED MULTIPLIER ARCHITECTURE BASED ON A BIT-LEVEL PIPELINED-ARRAY STRUCTURE. IEE Proceedings. Circuits, Devices and Systems. 1998. Vol: 145. Núm: 4. Pág. 247-253.
DESIGN AND CHARACTERISATION OF A CMOS VLSI SELF-TIMED MULTIPLIER ARCHITECTURE BASED ON A BIT-LEVEL PIPELINED-ARRAY STRUCTURE. IEE Proceedings. Circuits, Devices and Systems. 1998. Vol: 145. Núm: 4. Pág. 247-253.
Molina-Cantero, Alberto Jesus;Medina-Rodríguez, Ana Verónica;Valencia-Barrero, Manuel;Escudero-Fombuena, José Ignacio:
USANDO EL ORDENADOR PARA ENTENDER EL ORDENADOR. Revista de Enseñanza Universitaria. 1997. Vol: 1. Pág. 13-20.
USANDO EL ORDENADOR PARA ENTENDER EL ORDENADOR. Revista de Enseñanza Universitaria. 1997. Vol: 1. Pág. 13-20.
Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Juan-Chico, Jorge;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
CMOS INVERTER MAXIMUM FREQUENCY OF OPERATION DUE TO DIGITAL SIGNAL DEGRADATION. Electronics Letters. 1997. Vol: 33. Núm: 19. Pág. 1619-1621.
CMOS INVERTER MAXIMUM FREQUENCY OF OPERATION DUE TO DIGITAL SIGNAL DEGRADATION. Electronics Letters. 1997. Vol: 33. Núm: 19. Pág. 1619-1621.
Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Juan-Chico, Jorge:
ANALYSIS OF METASTABLE OPERATION IN A CMOS DYNAMIC D-LATCH. Analog Integrated Circuits and Signal Processing. 1997. Vol: 14. Núm: 1-2. Pág. 143-157.
ANALYSIS OF METASTABLE OPERATION IN A CMOS DYNAMIC D-LATCH. Analog Integrated Circuits and Signal Processing. 1997. Vol: 14. Núm: 1-2. Pág. 143-157.
Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Luque-Rodríguez, Joaquín;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
EVALUATION OF METASTABILITY TRANSFER MODELS - AN APPLICATION TO AN N-BISTABLE CMOS SYNCHRONIZER. International Journal of Electronics. 1995. Vol: 79. Núm: 5. Pág. 585-593.
EVALUATION OF METASTABILITY TRANSFER MODELS - AN APPLICATION TO AN N-BISTABLE CMOS SYNCHRONIZER. International Journal of Electronics. 1995. Vol: 79. Núm: 5. Pág. 585-593.
Valencia-Barrero, Manuel;Bellido-Diaz, Manuel Jesus;Huertas-Diaz, Jose Luis;Acosta-Jimenez, Antonio Jose;Sanchez-Solano, Santiago:
MODULAR ASYNCHRONOUS ARBITER INSENSITIVE TO METASTABILITY. IEEE Transactions on Computers. 1995. Vol: 44. Núm: 12. Pág. 1456-1461.
MODULAR ASYNCHRONOUS ARBITER INSENSITIVE TO METASTABILITY. IEEE Transactions on Computers. 1995. Vol: 44. Núm: 12. Pág. 1456-1461.
Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Barriga-Barros, Angel;Bellido-Diaz, Manuel Jesus;Huertas-Diaz, Jose Luis:
SODS - A NEW CMOS DIFFERENTIAL-TYPE STRUCTURE. IEEE Journal of Solid-State Circuits. 1995. Vol: 30. Núm: 7. Pág. 835-838.
SODS - A NEW CMOS DIFFERENTIAL-TYPE STRUCTURE. IEEE Journal of Solid-State Circuits. 1995. Vol: 30. Núm: 7. Pág. 835-838.
Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Barriga-Barros, Angel;Bellido-Diaz, Manuel Jesus;Huertas-Diaz, Jose Luis:
DESIGN, TESTING AND APPLICATIONS OF 4-VALUED PADS. International Journal of Electronics. 1993. Vol: 75. Núm: 1. Pág. 115-131.
DESIGN, TESTING AND APPLICATIONS OF 4-VALUED PADS. International Journal of Electronics. 1993. Vol: 75. Núm: 1. Pág. 115-131.
Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Barriga-Barros, Angel;Huertas-Diaz, Jose Luis;Bellido-Diaz, Manuel Jesus:
MULTIPLE-VALUED PADS FOR BINARY CHIPS. Electronics Letters. 1992. Vol: 28. Núm: 8. Pág. 794-796.
MULTIPLE-VALUED PADS FOR BINARY CHIPS. Electronics Letters. 1992. Vol: 28. Núm: 8. Pág. 794-796.
Luque-Rodríguez, Joaquín;Valencia-Barrero, Manuel:
LAS PRÁCTICAS EN EMPRESAS DENTRO DE LA FORMACIÓN INFORMÁTICA. Novática. 1992. Vol: 18. Núm: 96. Pág. 1-1.
LAS PRÁCTICAS EN EMPRESAS DENTRO DE LA FORMACIÓN INFORMÁTICA. Novática. 1992. Vol: 18. Núm: 96. Pág. 1-1.
Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Barriga-Barros, Angel;Huertas-Diaz, Jose Luis:
SIMPLE BINARY RANDOM NUMBER GENERATOR. Electronics Letters. 1992. Vol: 28. Núm: 7. Pág. 617-618.
SIMPLE BINARY RANDOM NUMBER GENERATOR. Electronics Letters. 1992. Vol: 28. Núm: 7. Pág. 617-618.
Calvo-Aguilar, Justo;Acha-Catalina, Jose Ignacio;Valencia-Barrero, Manuel:
ASYNCHRONOUS MODULAR ARBITER. IEEE Transactions on Computers. 1986. Vol: C-35. Pág. 67-70.
ASYNCHRONOUS MODULAR ARBITER. IEEE Transactions on Computers. 1986. Vol: C-35. Pág. 67-70.
Tesis dirigidas o codirigidas
Potestad, Francisco Eugenio:
Vulnerabilidad y análisis diferencial mediante inserción de fallos de cifradores Trivium en FPGA y ASIC. Tesis Doctoral. 2019
Vulnerabilidad y análisis diferencial mediante inserción de fallos de cifradores Trivium en FPGA y ASIC. Tesis Doctoral. 2019
Mora-Gutierrez, Jose Miguel:
Implementaciones VLSI de cifradores de flujo Trivium de bajo consumo. Tesis Doctoral. 2017
Implementaciones VLSI de cifradores de flujo Trivium de bajo consumo. Tesis Doctoral. 2017
Baena-Oliva, Maria Carmen:
Estimación de la actividad de conmutación en circuitos digitales CMOS VLSI. Tesis Doctoral. 2012
Estimación de la actividad de conmutación en circuitos digitales CMOS VLSI. Tesis Doctoral. 2012
Sassaw-Teshome, Gashaw:
CIRCUITOS ARITMÉTICOS CMOS NANOMÉTRICOS PARA APLICACIONES CRIPTOGRÁFICAS.. Tesis Doctoral. 2011
CIRCUITOS ARITMÉTICOS CMOS NANOMÉTRICOS PARA APLICACIONES CRIPTOGRÁFICAS.. Tesis Doctoral. 2011
Parra-Fernández, María Del Pilar:
Ruido de conmutación en circuitos integrados digitales CMOS. Tesis Doctoral. 2010
Ruido de conmutación en circuitos integrados digitales CMOS. Tesis Doctoral. 2010
Juan-Chico, Jorge:
DEGRADACIÓN DEL RETRASO DE PROPAGACIÓN EN PUERTAS LÓGICAS CMOS VLSI. Tesis Doctoral. 2000
DEGRADACIÓN DEL RETRASO DE PROPAGACIÓN EN PUERTAS LÓGICAS CMOS VLSI. Tesis Doctoral. 2000
Acosta-Jimenez, Antonio Jose:
CIRCUITOS INTEGRADOS CMOS AUTOTEMPORIZADOS. Tesis Doctoral. 1995
CIRCUITOS INTEGRADOS CMOS AUTOTEMPORIZADOS. Tesis Doctoral. 1995
Bellido-Diaz, Manuel Jesus:
BIESTABLES CMOS VLSI BAJO ENTRADAS ASÍNCRONAS: PROBLEMAS Y APLICACIONES. Tesis Doctoral. 1994
BIESTABLES CMOS VLSI BAJO ENTRADAS ASÍNCRONAS: PROBLEMAS Y APLICACIONES. Tesis Doctoral. 1994
